gpio-sprd.c

  1// SPDX-License-Identifier: GPL-2.0
  2/*
  3 * Copyright (C) 2018 Spreadtrum Communications Inc.
  4 * Copyright (C) 2018 Linaro Ltd.
  5 */
  6
  7#include <linux/bitops.h>
  8#include <linux/gpio/driver.h>
  9#include <linux/kernel.h>
 10#include <linux/mod_devicetable.h>
 11#include <linux/module.h>
 12#include <linux/platform_device.h>
 13#include <linux/spinlock.h>
 14
 15/* GPIO registers definition */
 16#define SPRD_GPIO_DATA		0x0
 17#define SPRD_GPIO_DMSK		0x4
 18#define SPRD_GPIO_DIR		0x8
 19#define SPRD_GPIO_IS		0xc
 20#define SPRD_GPIO_IBE		0x10
 21#define SPRD_GPIO_IEV		0x14
 22#define SPRD_GPIO_IE		0x18
 23#define SPRD_GPIO_RIS		0x1c
 24#define SPRD_GPIO_MIS		0x20
 25#define SPRD_GPIO_IC		0x24
 26#define SPRD_GPIO_INEN		0x28
 27
 28/* We have 16 banks GPIOs and each bank contain 16 GPIOs */
 29#define SPRD_GPIO_BANK_NR	16
 30#define SPRD_GPIO_NR		256
 31#define SPRD_GPIO_BANK_SIZE	0x80
 32#define SPRD_GPIO_BANK_MASK	GENMASK(15, 0)
 33#define SPRD_GPIO_BIT(x)	((x) & (SPRD_GPIO_BANK_NR - 1))
 34
 35struct sprd_gpio {
 36	struct gpio_chip chip;
 37	void __iomem *base;
 38	raw_spinlock_t lock;
 39	int irq;
 40};
 41
 42static inline void __iomem *sprd_gpio_bank_base(struct sprd_gpio *sprd_gpio,
 43						unsigned int bank)
 44{
 45	return sprd_gpio->base + SPRD_GPIO_BANK_SIZE * bank;
 46}
 47
 48static void sprd_gpio_update(struct gpio_chip *chip, unsigned int offset,
 49			     u16 reg, int val)
 50{
 51	struct sprd_gpio *sprd_gpio = gpiochip_get_data(chip);
 52	void __iomem *base = sprd_gpio_bank_base(sprd_gpio,
 53						 offset / SPRD_GPIO_BANK_NR);
 54	unsigned long flags;
 55	u32 tmp;
 56
 57	raw_spin_lock_irqsave(&sprd_gpio->lock, flags);
 58	tmp = readl_relaxed(base + reg);
 59
 60	if (val)
 61		tmp |= BIT(SPRD_GPIO_BIT(offset));
 62	else
 63		tmp &= ~BIT(SPRD_GPIO_BIT(offset));
 64
 65	writel_relaxed(tmp, base + reg);
 66	raw_spin_unlock_irqrestore(&sprd_gpio->lock, flags);
 67}
 68
 69static int sprd_gpio_read(struct gpio_chip *chip, unsigned int offset, u16 reg)
 70{
 71	struct sprd_gpio *sprd_gpio = gpiochip_get_data(chip);
 72	void __iomem *base = sprd_gpio_bank_base(sprd_gpio,
 73						 offset / SPRD_GPIO_BANK_NR);
 74
 75	return !!(readl_relaxed(base + reg) & BIT(SPRD_GPIO_BIT(offset)));
 76}
 77
 78static int sprd_gpio_request(struct gpio_chip *chip, unsigned int offset)
 79{
 80	sprd_gpio_update(chip, offset, SPRD_GPIO_DMSK, 1);
 81	return 0;
 82}
 83
 84static void sprd_gpio_free(struct gpio_chip *chip, unsigned int offset)
 85{
 86	sprd_gpio_update(chip, offset, SPRD_GPIO_DMSK, 0);
 87}
 88
 89static int sprd_gpio_direction_input(struct gpio_chip *chip,
 90				     unsigned int offset)
 91{
 92	sprd_gpio_update(chip, offset, SPRD_GPIO_DIR, 0);
 93	sprd_gpio_update(chip, offset, SPRD_GPIO_INEN, 1);
 94	return 0;
 95}
 96
 97static int sprd_gpio_direction_output(struct gpio_chip *chip,
 98				      unsigned int offset, int value)
 99{
100	sprd_gpio_update(chip, offset, SPRD_GPIO_DIR, 1);
101	sprd_gpio_update(chip, offset, SPRD_GPIO_INEN, 0);
102	sprd_gpio_update(chip, offset, SPRD_GPIO_DATA, value);
103	return 0;
104}
105
106static int sprd_gpio_get(struct gpio_chip *chip, unsigned int offset)
107{
108	return sprd_gpio_read(chip, offset, SPRD_GPIO_DATA);
109}
110
111static int sprd_gpio_set(struct gpio_chip *chip, unsigned int offset,
112			 int value)
113{
114	sprd_gpio_update(chip, offset, SPRD_GPIO_DATA, value);
115
116	return 0;
117}
118
119static void sprd_gpio_irq_mask(struct irq_data *data)
120{
121	struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
122	u32 offset = irqd_to_hwirq(data);
123
124	sprd_gpio_update(chip, offset, SPRD_GPIO_IE, 0);
125	gpiochip_disable_irq(chip, offset);
126}
127
128static void sprd_gpio_irq_ack(struct irq_data *data)
129{
130	struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
131	u32 offset = irqd_to_hwirq(data);
132
133	sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
134}
135
136static void sprd_gpio_irq_unmask(struct irq_data *data)
137{
138	struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
139	u32 offset = irqd_to_hwirq(data);
140
141	sprd_gpio_update(chip, offset, SPRD_GPIO_IE, 1);
142	gpiochip_enable_irq(chip, offset);
143}
144
145static int sprd_gpio_irq_set_type(struct irq_data *data,
146				  unsigned int flow_type)
147{
148	struct gpio_chip *chip = irq_data_get_irq_chip_data(data);
149	u32 offset = irqd_to_hwirq(data);
150
151	switch (flow_type) {
152	case IRQ_TYPE_EDGE_RISING:
153		sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 0);
154		sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
155		sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 1);
156		sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
157		irq_set_handler_locked(data, handle_edge_irq);
158		break;
159	case IRQ_TYPE_EDGE_FALLING:
160		sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 0);
161		sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
162		sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 0);
163		sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
164		irq_set_handler_locked(data, handle_edge_irq);
165		break;
166	case IRQ_TYPE_EDGE_BOTH:
167		sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 0);
168		sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 1);
169		sprd_gpio_update(chip, offset, SPRD_GPIO_IC, 1);
170		irq_set_handler_locked(data, handle_edge_irq);
171		break;
172	case IRQ_TYPE_LEVEL_HIGH:
173		sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 1);
174		sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
175		sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 1);
176		irq_set_handler_locked(data, handle_level_irq);
177		break;
178	case IRQ_TYPE_LEVEL_LOW:
179		sprd_gpio_update(chip, offset, SPRD_GPIO_IS, 1);
180		sprd_gpio_update(chip, offset, SPRD_GPIO_IBE, 0);
181		sprd_gpio_update(chip, offset, SPRD_GPIO_IEV, 0);
182		irq_set_handler_locked(data, handle_level_irq);
183		break;
184	default:
185		return -EINVAL;
186	}
187
188	return 0;
189}
190
191static void sprd_gpio_irq_handler(struct irq_desc *desc)
192{
193	struct gpio_chip *chip = irq_desc_get_handler_data(desc);
194	struct irq_chip *ic = irq_desc_get_chip(desc);
195	struct sprd_gpio *sprd_gpio = gpiochip_get_data(chip);
196	u32 bank, n;
197
198	chained_irq_enter(ic, desc);
199
200	for (bank = 0; bank * SPRD_GPIO_BANK_NR < chip->ngpio; bank++) {
201		void __iomem *base = sprd_gpio_bank_base(sprd_gpio, bank);
202		unsigned long reg = readl_relaxed(base + SPRD_GPIO_MIS) &
203			SPRD_GPIO_BANK_MASK;
204
205		for_each_set_bit(n, &reg, SPRD_GPIO_BANK_NR)
206			generic_handle_domain_irq(chip->irq.domain,
207						  bank * SPRD_GPIO_BANK_NR + n);
208	}
209	chained_irq_exit(ic, desc);
210}
211
212static const struct irq_chip sprd_gpio_irqchip = {
213	.name = "sprd-gpio",
214	.irq_ack = sprd_gpio_irq_ack,
215	.irq_mask = sprd_gpio_irq_mask,
216	.irq_unmask = sprd_gpio_irq_unmask,
217	.irq_set_type = sprd_gpio_irq_set_type,
218	.flags = IRQCHIP_SKIP_SET_WAKE | IRQCHIP_IMMUTABLE,
219	GPIOCHIP_IRQ_RESOURCE_HELPERS,
220};
221
222static int sprd_gpio_probe(struct platform_device *pdev)
223{
224	struct gpio_irq_chip *irq;
225	struct sprd_gpio *sprd_gpio;
226
227	sprd_gpio = devm_kzalloc(&pdev->dev, sizeof(*sprd_gpio), GFP_KERNEL);
228	if (!sprd_gpio)
229		return -ENOMEM;
230
231	sprd_gpio->irq = platform_get_irq(pdev, 0);
232	if (sprd_gpio->irq < 0)
233		return sprd_gpio->irq;
234
235	sprd_gpio->base = devm_platform_ioremap_resource(pdev, 0);
236	if (IS_ERR(sprd_gpio->base))
237		return PTR_ERR(sprd_gpio->base);
238
239	raw_spin_lock_init(&sprd_gpio->lock);
240
241	sprd_gpio->chip.label = dev_name(&pdev->dev);
242	sprd_gpio->chip.ngpio = SPRD_GPIO_NR;
243	sprd_gpio->chip.base = -1;
244	sprd_gpio->chip.parent = &pdev->dev;
245	sprd_gpio->chip.request = sprd_gpio_request;
246	sprd_gpio->chip.free = sprd_gpio_free;
247	sprd_gpio->chip.get = sprd_gpio_get;
248	sprd_gpio->chip.set = sprd_gpio_set;
249	sprd_gpio->chip.direction_input = sprd_gpio_direction_input;
250	sprd_gpio->chip.direction_output = sprd_gpio_direction_output;
251
252	irq = &sprd_gpio->chip.irq;
253	gpio_irq_chip_set_chip(irq, &sprd_gpio_irqchip);
254	irq->handler = handle_bad_irq;
255	irq->default_type = IRQ_TYPE_NONE;
256	irq->parent_handler = sprd_gpio_irq_handler;
257	irq->parent_handler_data = sprd_gpio;
258	irq->num_parents = 1;
259	irq->parents = &sprd_gpio->irq;
260
261	return devm_gpiochip_add_data(&pdev->dev, &sprd_gpio->chip, sprd_gpio);
262}
263
264static const struct of_device_id sprd_gpio_of_match[] = {
265	{ .compatible = "sprd,sc9860-gpio", },
266	{ /* end of list */ }
267};
268MODULE_DEVICE_TABLE(of, sprd_gpio_of_match);
269
270static struct platform_driver sprd_gpio_driver = {
271	.probe = sprd_gpio_probe,
272	.driver = {
273		.name = "sprd-gpio",
274		.of_match_table	= sprd_gpio_of_match,
275	},
276};
277
278module_platform_driver_probe(sprd_gpio_driver, sprd_gpio_probe);
279
280MODULE_DESCRIPTION("Spreadtrum GPIO driver");
281MODULE_LICENSE("GPL v2");