pcie_aux_regs.h

  1/* SPDX-License-Identifier: GPL-2.0
  2 *
  3 * Copyright 2016-2020 HabanaLabs, Ltd.
  4 * All Rights Reserved.
  5 *
  6 */
  7
  8/************************************
  9 ** This is an auto-generated file **
 10 **       DO NOT EDIT BELOW        **
 11 ************************************/
 12
 13#ifndef ASIC_REG_PCIE_AUX_REGS_H_
 14#define ASIC_REG_PCIE_AUX_REGS_H_
 15
 16/*
 17 *****************************************
 18 *   PCIE_AUX
 19 *   (Prototype: PCIE_AUX)
 20 *****************************************
 21 */
 22
 23#define mmPCIE_AUX_APB_TIMEOUT 0x4C07004
 24
 25#define mmPCIE_AUX_SW_GENERAL_PURPOSE_0 0x4C07008
 26
 27#define mmPCIE_AUX_SW_GENERAL_PURPOSE_1 0x4C0700C
 28
 29#define mmPCIE_AUX_SW_GENERAL_PURPOSE_2 0x4C07010
 30
 31#define mmPCIE_AUX_SW_GENERAL_PURPOSE_3 0x4C07014
 32
 33#define mmPCIE_AUX_SW_GENERAL_PURPOSE_4 0x4C07018
 34
 35#define mmPCIE_AUX_SW_GENERAL_PURPOSE_5 0x4C0701C
 36
 37#define mmPCIE_AUX_SW_GENERAL_PURPOSE_6 0x4C07020
 38
 39#define mmPCIE_AUX_SW_GENERAL_PURPOSE_7 0x4C07024
 40
 41#define mmPCIE_AUX_PHY_INIT 0x4C07100
 42
 43#define mmPCIE_AUX_LTR_MAX_LATENCY 0x4C07138
 44
 45#define mmPCIE_AUX_BAR0_START_L 0x4C07160
 46
 47#define mmPCIE_AUX_BAR0_START_H 0x4C07164
 48
 49#define mmPCIE_AUX_BAR1_START 0x4C07168
 50
 51#define mmPCIE_AUX_BAR2_START_L 0x4C0716C
 52
 53#define mmPCIE_AUX_BAR2_START_H 0x4C07170
 54
 55#define mmPCIE_AUX_BAR3_START 0x4C07174
 56
 57#define mmPCIE_AUX_BAR4_START_L 0x4C07178
 58
 59#define mmPCIE_AUX_BAR4_START_H 0x4C0717C
 60
 61#define mmPCIE_AUX_BAR5_START 0x4C07180
 62
 63#define mmPCIE_AUX_BAR0_LIMIT_L 0x4C07184
 64
 65#define mmPCIE_AUX_BAR0_LIMIT_H 0x4C07188
 66
 67#define mmPCIE_AUX_BAR1_LIMIT 0x4C0718C
 68
 69#define mmPCIE_AUX_BAR2_LIMIT_L 0x4C07190
 70
 71#define mmPCIE_AUX_BAR2_LIMIT_H 0x4C07194
 72
 73#define mmPCIE_AUX_BAR3_LIMIT 0x4C07198
 74
 75#define mmPCIE_AUX_BAR4_LIMIT_L 0x4C0719C
 76
 77#define mmPCIE_AUX_BAR4_LIMIT_H 0x4C07200
 78
 79#define mmPCIE_AUX_BAR5_LIMIT 0x4C07204
 80
 81#define mmPCIE_AUX_BUS_MASTER_EN 0x4C07208
 82
 83#define mmPCIE_AUX_MEM_SPACE_EN 0x4C0720C
 84
 85#define mmPCIE_AUX_MAX_RD_REQ_SIZE 0x4C07210
 86
 87#define mmPCIE_AUX_MAX_PAYLOAD_SIZE 0x4C07214
 88
 89#define mmPCIE_AUX_EXT_TAG_EN 0x4C07218
 90
 91#define mmPCIE_AUX_RCB 0x4C0721C
 92
 93#define mmPCIE_AUX_PM_NO_SOFT_RST 0x4C07220
 94
 95#define mmPCIE_AUX_PBUS_NUM 0x4C07224
 96
 97#define mmPCIE_AUX_PBUS_DEV_NUM 0x4C07228
 98
 99#define mmPCIE_AUX_NO_SNOOP_EN 0x4C0722C
100
101#define mmPCIE_AUX_RELAX_ORDER_EN 0x4C07230
102
103#define mmPCIE_AUX_HP_SLOT_CTRL_ACCESS 0x4C07234
104
105#define mmPCIE_AUX_DLL_STATE_CHGED_EN 0x4C07238
106
107#define mmPCIE_AUX_CMP_CPLED_INT_EN 0x4C0723C
108
109#define mmPCIE_AUX_HP_INT_EN 0x4C07340
110
111#define mmPCIE_AUX_PRE_DET_CHGEN_EN 0x4C07344
112
113#define mmPCIE_AUX_MRL_SENSOR_CHGED_EN 0x4C07348
114
115#define mmPCIE_AUX_PWR_FAULT_DET_EN 0x4C0734C
116
117#define mmPCIE_AUX_ATTEN_BUTTON_PRESSED_EN 0x4C07350
118
119#define mmPCIE_AUX_PF_FLR_ACTIVE 0x4C07360
120
121#define mmPCIE_AUX_PF_FLR_DONE 0x4C07364
122
123#define mmPCIE_AUX_FLR_INT 0x4C07390
124
125#define mmPCIE_AUX_FLR_CTRL 0x4C07394
126
127#define mmPCIE_AUX_LTR_M_EN 0x4C073B0
128
129#define mmPCIE_AUX_LTSSM_EN 0x4C07428
130
131#define mmPCIE_AUX_SYS_INTR 0x4C07440
132
133#define mmPCIE_AUX_INT_DISABLE 0x4C07444
134
135#define mmPCIE_AUX_SMLH_LINK_UP 0x4C07448
136
137#define mmPCIE_AUX_PM_CURR_STATE 0x4C07450
138
139#define mmPCIE_AUX_RDLH_LINK_UP 0x4C07458
140
141#define mmPCIE_AUX_BRDG_SLV_XFER_PENDING 0x4C0745C
142
143#define mmPCIE_AUX_BRDG_DBI_XFER_PENDING 0x4C07460
144
145#define mmPCIE_AUX_AUTO_SP_DIS 0x4C07478
146
147#define mmPCIE_AUX_DBI 0x4C07490
148
149#define mmPCIE_AUX_DBI_32 0x4C07494
150
151#define mmPCIE_AUX_DIAG_STATUS_BUS_0 0x4C074A4
152
153#define mmPCIE_AUX_DIAG_STATUS_BUS_1 0x4C074A8
154
155#define mmPCIE_AUX_DIAG_STATUS_BUS_2 0x4C074AC
156
157#define mmPCIE_AUX_DIAG_STATUS_BUS_3 0x4C074B0
158
159#define mmPCIE_AUX_DIAG_STATUS_BUS_4 0x4C074B4
160
161#define mmPCIE_AUX_DIAG_STATUS_BUS_5 0x4C074B8
162
163#define mmPCIE_AUX_DIAG_STATUS_BUS_6 0x4C074BC
164
165#define mmPCIE_AUX_DIAG_STATUS_BUS_7 0x4C074C0
166
167#define mmPCIE_AUX_DIAG_STATUS_BUS_8 0x4C074C4
168
169#define mmPCIE_AUX_DIAG_STATUS_BUS_9 0x4C074C8
170
171#define mmPCIE_AUX_DIAG_STATUS_BUS_10 0x4C074CC
172
173#define mmPCIE_AUX_DIAG_STATUS_BUS_11 0x4C074D0
174
175#define mmPCIE_AUX_DIAG_STATUS_BUS_12 0x4C074D4
176
177#define mmPCIE_AUX_DIAG_STATUS_BUS_13 0x4C074D8
178
179#define mmPCIE_AUX_DIAG_STATUS_BUS_14 0x4C074DC
180
181#define mmPCIE_AUX_DIAG_STATUS_BUS_15 0x4C074E0
182
183#define mmPCIE_AUX_DIAG_STATUS_BUS_16 0x4C074E4
184
185#define mmPCIE_AUX_DIAG_STATUS_BUS_17 0x4C074E8
186
187#define mmPCIE_AUX_DIAG_STATUS_BUS_18 0x4C074EC
188
189#define mmPCIE_AUX_DIAG_STATUS_BUS_19 0x4C074F0
190
191#define mmPCIE_AUX_DIAG_STATUS_BUS_20 0x4C074F4
192
193#define mmPCIE_AUX_DIAG_STATUS_BUS_21 0x4C074F8
194
195#define mmPCIE_AUX_DIAG_STATUS_BUS_22 0x4C074FC
196
197#define mmPCIE_AUX_DIAG_STATUS_BUS_23 0x4C07500
198
199#define mmPCIE_AUX_DIAG_STATUS_BUS_24 0x4C07504
200
201#define mmPCIE_AUX_DIAG_STATUS_BUS_25 0x4C07508
202
203#define mmPCIE_AUX_DIAG_STATUS_BUS_26 0x4C0750C
204
205#define mmPCIE_AUX_DIAG_STATUS_BUS_27 0x4C07510
206
207#define mmPCIE_AUX_DIAG_STATUS_BUS_28 0x4C07514
208
209#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_0 0x4C07640
210
211#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_1 0x4C07644
212
213#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_2 0x4C07648
214
215#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_3 0x4C0764C
216
217#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_4 0x4C07650
218
219#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_5 0x4C07654
220
221#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_6 0x4C07658
222
223#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_7 0x4C0765C
224
225#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_8 0x4C07660
226
227#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_9 0x4C07664
228
229#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_10 0x4C07668
230
231#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_11 0x4C0766C
232
233#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_12 0x4C07670
234
235#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_13 0x4C07674
236
237#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_14 0x4C07678
238
239#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_15 0x4C0767C
240
241#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_0 0x4C07744
242
243#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_1 0x4C07748
244
245#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_2 0x4C0774C
246
247#define mmPCIE_AUX_APP_RAS_DES_TBA_CTRL 0x4C07774
248
249#define mmPCIE_AUX_PM_MASTER_STATE 0x4C07838
250
251#define mmPCIE_AUX_PM_SLAVE_STATE 0x4C0783C
252
253#define mmPCIE_AUX_PM_DSTATE 0x4C07840
254
255#define mmPCIE_AUX_PM_PME_EN 0x4C07844
256
257#define mmPCIE_AUX_PM_LINKST_IN_L0S 0x4C07848
258
259#define mmPCIE_AUX_PM_LINKST_IN_L1 0x4C0784C
260
261#define mmPCIE_AUX_PM_LINKST_IN_L2 0x4C07850
262
263#define mmPCIE_AUX_PM_LINKST_L2_EXIT 0x4C07854
264
265#define mmPCIE_AUX_PM_STATUS 0x4C07858
266
267#define mmPCIE_AUX_APP_READY_ENTER_L23 0x4C0785C
268
269#define mmPCIE_AUX_APP_XFER_PENDING 0x4C07860
270
271#define mmPCIE_AUX_APP_REQ_L1 0x4C07930
272
273#define mmPCIE_AUX_AUX_PM_EN 0x4C07934
274
275#define mmPCIE_AUX_APPS_PM_XMT_PME 0x4C07938
276
277#define mmPCIE_AUX_OUTBAND_PWRUP_CMD 0x4C07940
278
279#define mmPCIE_AUX_PERST 0x4C079B8
280
281#define mmPCIE_AUX_DBI_RO_WR_DISABLE 0x4C079BC
282
283#define mmPCIE_AUX_HOLD_PHY_RST 0x4C079C0
284
285#define mmPCIE_AUX_TLP_INTERNAL_ERR_REP 0x4C079C4
286
287#define mmPCIE_AUX_APP_SRIS_MODE 0x4C079C8
288
289#define mmPCIE_AUX_BUS_MSTR_EN_CLR_INTR 0x4C079CC
290
291#define mmPCIE_AUX_BUS_MSTR_EN_CLR_INTR_MASK 0x4C079D0
292
293#endif /* ASIC_REG_PCIE_AUX_REGS_H_ */